EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

07325551

PUBLICATION DATE

12-12-95

APPLICATION DATE

01-06-94

APPLICATION NUMBER

06119952

APPLICANT: SANYO ELECTRIC CO LTD;

INVENTOR:


SASAKI TORU;

INT.CL.

G09G 3/20 G02F 1/133 G09G 3/36

TITLE

PIXEL ARRAY DISPLAY DEVICE



ABSTRACT :

PURPOSE: To suppress the generation of a luminance difference and a decrease in contrast due to the delay of a sampling pulse signal.

CONSTITUTION: A horizontal driver 11 includes a timing generator 11A and a sample holding circuit 11B. A horizontal driver 12 includes a timing generator 12% and a sample holding circuit 12B. Analog R, G, and B signals R, G, and B are supplied to sample holding circuits 11B and 12B respectively. A clock signal CLK is passed through variable phase shifters 31 and 32 and supplied as phase-shifted clock signals CLK1 and CLK2 to the timing generators. Consequently, the phases of the clock signals CLK1 and CLK2 supplied to the timing generators 11A and 12A are adjusted. The sampling points of the analog R, G, and B signals R, G, and B are therefore adjusted to proper points.

COPYRIGHT: (C)1995,JPO

THIS PACE BLANK HERIOT

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-325551

(43)公開日 平成7年(1995)12月12日

(51) Int.Cl.⁶

識別記号

FΙ

技術表示箇所

G 0 9 G 3/20

K 0550-5G

庁内整理番号

R 0550-5G

G 0 2 F 1/133

505

G 0 9 G 3/36

審査請求 未請求 請求項の数5 OL (全 14 頁)

(21)出願番号

特膜平6-119952·

(22)出願日

平成6年(1994)6月1日

(71)出版人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 佐々木 徹

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内


(74)代理人 弁理士 深見 久郎 (外3名)

(54)【発明の名称】 画素配列表示装置

(57)【要約】

【目的】 サンプリングパルス信号の遅延に起因する輝度差の発生およびコントラストの低下を抑制する。

【構成】 水平ドライバ11は、タイミングジェネレータ11Aおよびサンプルホールド回路11Bを含む。水平ドライバ12は、タイミングジェネレータ12Aおよびサンプルホールド回路12Bを含む。アナログR, G, B信号R, G, Bは、サンプルホールド回路11B、12Bのそれぞれに供給される。クロック信号CLKは、可変移相器31,32を経て、移相されたクロック信号CLK1,CLK2としてタイミングジェネレータに供給される。これにより、タイミングジェネレータに供給される。これにより、タイミングジェネレータに供給される。これにより、タイミングジェネレータに供給される。したがって、アナログR, C, B信号R, G, Bのサンプリング点が適正に調節される。



【特許請求の範囲】

【請求項】】 画案を配列した表示手段と、

映像信号およびクロック信号を受け、これらの信号に応答して前記表示手段を駆動する駆動手段とを備え、 前記駆動手段は、

前記クロック信号に応答して、前記表示手段の所定方向 に並ぶ画素のそれぞれに対応して前記映像信号をサンプ リングするためのサンプリングパルス信号を発生させる パルス発生手段と、

前配サンプリングパルス信号に応答して、前記映像信号のサンプルホールドを前記表示手段の前記所定方向に並 ぶ画素のそれぞれに対応して行ない、そのホールド値を 前記表示手段に供給するサンプルホールド手段とを含 み、

前記駆動手段に供給されるクロック信号の位相を調節する位相調節手段を備えた、画素配列表示装置。

【請求項2】 画素を配列した表示手段と、

映像信号およびクロック信号を受け、これらの信号に応答して前記表示手段を駆動する複数の駆動手段とを備え

前記複数の駆動手段の各々は、

前配クロック信号に応答して、前配表示手段の所定方向 に並ぶ面素のそれぞれに対応して前記映像信号をサンプ リングするためのサンプリングパルス信号を発生させる パルス発生手段と、

前記サンプリングパルス信号に応答して、前記映像信号 のサンプルホールドを前記表示手段の前記所定方向に並 ぶ画素のそれぞれに対応して行ない、そのホールド値を 前記表示手段に供給するサンプルホールド手段とを含 み、

前記複数の駆動手段のそれぞれに対応して設けられ、各々が、対応する駆動手段に供給されるクロック信号の位相を調節する複数の位相調節手段を備えた、画素配列表示装置。

【請求項3】 画素を配列した表示手段と、

カスケード接続されてクロック信号を順次受けるととも に映像信号を受け、各々がこれらの信号に応答して前記 表示手段を駆動する複数の駆動手段とを備え、

前記複数の駆動手段の各々は、

前記クロック信号に応答して、前記表示手段の所定方向 40 に並ぶ画案のそれぞれに対応して前記映像信号をサンプリングするためのサンプリングパルス信号を発生させるパルス発生手段と、

前配サンプリングパルス信号に応答して、前配映像信号のサンプルホールドを前配表示手段の前記所定方向に並ぶ回案のそれぞれに対応して行ない、そのホールド値を前記表示手段に供給するサンプルホールド手段とを含み。

前記複数の駆動手段に供給されるクロック信号の位相を 調節する位相調節手段を備え、 前記位相調節手段は、移相量が異なる複数の動作状態を 有し、所定のタイミングでその動作状態を切換ることに より前記クロック信号の位相の調節量を変更する、画案 配列表示装置。

【請求項4】 前記位相調節手段は、

異なる移相量を有し、各々が、前記クロック信号を移相 させて出力する複数の移相手段と、

リングするためのサンプリングパルス信号を発生させる パルス発生手段と、 前記サンプリングパルス信号に応答して、前記映像信号 10 のサンプルホールドを前記表示手段の前記所定方向に並 前記を数の移相手段のそれぞれから出力される移相され たクロック信号を選択的に前記複数の駆動手段に供給 し、その選択状態を所定のタイミングで切換える切換え 手段とを含む、請求項3記載の画案配列表示装置。

【請求項5】 画素を配列した第1の表示手段と、

画素を配列した第2の表示手段と、

画素を配列した第3の表示手段と、

第1の映像信号およびクロック信号を受け、これらの信号に応答して前記第1の表示手段を駆動する第1の駆動手段と、

第2の映像信号およびクロック信号を受け、これらの信号に応答して前配第2の表示手段を駆動する第2の駆動 30 手段と、

第3の映像信号およびクロック信号を受け、これらの信号に応答して前記第3の表示手段を駆動する第3の駆動 手段とを備え、

前記第1の駆動手段は、

前記クロック信号に応答して、前記第1の表示手段の所定方向に並ぶ画案のそれぞれに対応して前記第1の映像信号をサンプリングするための第1のサンプリングパルス信号を発生させる第1のパルス発生手段と、

前記第1のサンプリングバルス信号に応答して、前記第30 1の映像信号のサンプルホールドを前記第1の表示手段の前記所定方向に並ぶ画素のそれぞれに対応して行ない、そのホールド債を前記第1の表示手段に供給する第1のサンプルホールド手段とを含み、

前記第2の駆動手段は、

前記クロック信号に応答して、前記第2の表示手段の所定方向に並ぶ画案のそれぞれに対応して前記第2の映像信号をサンプリングするための第2のサンプリングパルス信号を発生させる第2のパルス発生手段と、

前記第2のサンプリングパルス信号に応答して、前記第02の映像信号のサンプルホールドを前記第2の表示手段の前記所定方向に並ぶ画案のそれぞれに対応して行ない、そのホールド値を前記第2の表示手段に供給する第2のサンプルホールド手段とを含み、

前配第3の駆動手段は、

前記クロック信号に応答して、前記第3の表示手段の所定方向に並ぶ画案のそれぞれに対応して前記第3の映像信号をサンプリングするための第3のサンプリングパルス信号を発生させる第3のパルス発生手段と、

前記第3のサンプリングパルス信号に応答して、前記第 7 3の映像信号のサンプルホールドを前記第3の表示手段

-394-

の前記所定方向に並ぶ画素のそれぞれに対応して行な い、そのホールド値を前記第3の表示手段に供給する第 3のサンプルホールド手段とを含み、

前記第1の駆動手段に供給されるクロック信号の位相を 調節する第1の位相調節手段と、

前記第2の駆動手段に供給されるクロック信号の位相を 調節する第2の位相調節手段と、

前記第3の駆動手段に供給されるクロック信号の位相を 調節する第3の位相調節手段とを備えた、画楽配列表示

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複数個のアナログドラ イバを用いて駆動される液晶ディスプレイおよびプラズ マディスプレイなどの画素が配列された表示装置に関す **るものである。**

[0002]

【従来の技術】従来、液晶ディスプレイおよびプラズマ ディスプレイ等の画素が配列された表示装置(以下フラ ットディスプレイと呼ぶ) が知られている。

【0003】前記フラットディスプレイのうちのたとえ ば液晶ディスプレイにおける液晶パネルの駆動回路に は、映像信号を入力して画素信号を導出する水平ドライ パと、線順次走査のための垂直ドライバとが用いられ る。特にディスプレイの高精細化により画案が多く設け られた液晶ディスプレイの駆動回路においては、多数の 画案に対応するために複数個の水平ドライバが用いられ

【0004】また、液晶パネルでの多色化および多階調 化を実現するために、水平ドライバとして一般的にアナ 30 ログドライバが用いられる。この場合、前記アナログド ライバに中間階調に対応するアナログ電圧を印加するこ とにより液晶パネルに中間階調を表示するようになって いる。

【0005】図7は、従来の液晶パネルの駆動回路のブ ロック図である。図7を参照して、この液晶パネルの駅 動回路は、第1の水平ドライバ11, 第2の水平ドライ パ12、垂直ドライパ2、液晶パネル3および映像処理 回路5を含む。

配列したものである。第1の水平ドライバ11は液晶パ ネル3の水平方向の左半分の闽素に対応するものであ り、第2の水平ドライバ12は右半分の画案に対応する ものである。第1の水平ドライバ11は、タイミングジ ェネレータ11Aおよびサンブルホールド回路11Bを 含む。第2の水平ドライバ12は、タイミングジェネレ ータ12Aおよびサンブルホールド回路12Bを含む。

【0007】サンプルホールド回路11B, 12Bの各 々は、スイッチSW、コンデンサCおよびパッファアン プBAを1組とした所定数の案子の組を含む。サンプル 50 G、B信号R、G、Bに基づく面像を表示する。

ホールド回路11B、12Bにおける前記素子の粗の合 計数は、液晶パネル3の水平方向に配された画素数と同 じ数だけ設けられる。

【0008】タイミングジェネレータ11A、12Aの それぞれは、クロック信号CLKを受ける。サンプルホ ールド回路11B、12Bの各々は、映像処理回路5か ら出力されるアナログR、G、B信号R、G、Bをスイ ッチSWのそれぞれの一端に受ける。

【0009】さらに、サンプルホールド回路11Bは、 タイミングジェネレータ11Aの出力信号を各スイッチ SWの制御信号として受ける。サンプルホールド回路1 2 Bは、タイミングジェネレータ12 Aの出力信号を各 スイッチSWの飼御信号として受ける。サンプルホール ド回路11B, 12Bの各々においては、スイッチSW の他端からの信号をパッファアンプBAおよびコンデン サCが受ける。

【0010】液晶パネル3は、垂直ドライバ2の出力信 号と、第1の水平ドライバ11および第2の水平ドライ パ12のそれぞれのバッファアンプBAからの出力信号 20 を受ける。

【0011】次に、図7の液晶パネルの駆動回路の動作 について説明する。映像処理回路5においてヶ楠正等の 映像処理がなされたアナログ映像信号としてのアナログ R、G、B信号R、G、Bが、サンプルホールド回路1 1B, 12Bのそれぞれに入力される。また、クロック 信号CLKがタイミングジェネレータ11A,12Aの それぞれに入力される。

【0012】タイミングジェネレータ11A, 12Aの それぞれは、入力されたクロック信号CLKに基づいて アナログR, G, B信号R, G, Bの周波数と同じ周波 数のサンプリングパルス信号を発生させる。前記サンプ リングパルス信号は、タイミングジェネレータ11Aか らサンプルホールド回路11Bに与えられるとともに夕 イミングジェネレータ12Aからサンプルホールド回路 12Bに与えられる。

【0013】サンプルホールド回路11B, 12Bの各 々においては、サンプリングパルス信号の立上がりおよ び立下がりのそれぞれのタイミングによって各スイッチ SWが閉成され、アナログR, G, B信号R, G, Bの 【0006】液晶パネル3は、画素をマトリックス状に 40 サンプリング値が、対応するコンデンサCにホールドさ

> 【0011】このような信号のホールド動作は、1水平 期間において行なわれる。そして、次の水平期間におい て、コンデンサCのホールド値が、対応するパッファア ンプBAを介して、線順次で液晶パネル3に向けて出力

> 【0015】液晶パネル3では、第1の水平ドライバ1 1および第2の水平ドライバ12による水平走査と、垂 直ドライバ2による垂直走査とに基づいてアナログR,

[0016]

【発明が解決しようとする課題】ところが、前述した図 7に示される駆動回路を有するフラットディスプレイに おいては、次のような問題があった。以下にその問題に ついて説明する。図8は、図7の液晶パネルの駆動回路 における主要な信号波形を示すタイミングチャートであ る。

【0017】図8においては、アナログR, G, B信号 R. G. B、サンプリングパルス信号 S Pおよびクロッ ク信号CLKが、第1および第2の水平ドライバ11, 12のそれぞれについて示される。図8において、xx線の左側が第1の水平ドライバ11についての波形図 であり、その右側が第2の水平ドライバ12についての 波形図である。

【0018】また、サンプリングパルス信号SPは、ク ロック信号CLKの1パルスごとに、サンプルホールド 回路11B、12BのスイッチSWのそれぞれに順次1 バルスずつ与えられるものである。

【0019】しかし、図8においては、サンプリングパ ルス信号SPと、アナログR, G, B信号R, G, Bお 20 よびクロック信号CLKとの対応関係を明らかにするた めに各スイッチSWに与えられるサンプリングパルス信 サSPを時系列的に合成して示してある。

【0020】図7の第1および第2の水平ドライバ1 1, 12のそれぞれは、アナログドライバであるため、*

 $VA = 2.5 \sin\left(\frac{1}{2}\pi + 5_{(ns)} \times 15_{(MHz)} \times 2\pi\right) + 2.5 = 4.73(V)$

【0025】また、第2の水平ドライバ側の最大値のサ ンプリング点Bにおける電位VBは下記(2)式で表わ される値となる。

% [0026] 【数2】

 $VB = 2.5 \sin\left(\frac{1}{2}\pi + 15_{(ns)} \times 15_{(MHz)} \times 2\pi\right) + 2.5 \approx 2.89(V)$

【0027】このように、第1および第2の水平ドライ バ間でサンプリングバルス信号SPに遅延差があると、 サンプリングされた最大値において大きな電位差が生じ る。その結果、液晶パネル3の画面の左右で輝度差が生 じるという問題がある。

★【0028】一方、第1の水平ドライバ側の最小値のサ ンプリング点Cにおける電位VCは下記(3)式で表わ される値になる。

[0029]

【数3】

 $VC = 2.5 \sin\left(\frac{3}{2}\pi + 5_{(ns)} \times 15_{(MHs)} \times 2\pi\right) + 2.5 \approx 0.27(V)$

【0030】また、第2の水平ドライバ側の最小値のサ 40☆【0031】 ンプリング点Dにおける電位VDは下配(4)式で表わ 【数4] される値となる。

$$VD = 2.5 \sin\left(\frac{3}{2}\pi + 15_{(n_{\theta})} \times 15_{(MHz)} \times 2\pi\right) + 2.5 = 2.11(V) \quad \cdots (4)$$

【0032】ここで、サンプリング点B-D間の電位差 に注目すると、アナログR、G、B信号R、G、Bの振 幅が5Vp-pであるのに対して、B-D間の電位差は 0. 78 Vでしかない。その結果、液晶パネル3の画面 においてコントラストが低下するという問題がある。

[0033] また、R, G, B信号のそれぞれに対応し 50 問題がある。

て3枚の液晶パネルを使用する液晶プロジェクタなどの 表示装置では、液晶パネルごとに水平ドライバが必要と なる。このような表示装置では、アナログR、G、B信 号の各信号用の水平ドライパのサンプリングパルス信号 の遅延差が生じると、白パランスが崩れてしまうという

*そのアナログドライバを構成する回路の回路定数等の電 気的特性によりサンプルホールド回路 1 1 B, 1 2 Bの それぞれに供給されるサンプリングパルス信号SPは、 図8に示されるようにクロック信号CLKに対して遅延 する.

【0021】また、第1および第2の水平ドライバ1 1. 12が異なるLSIチップに設けられている場合に は、LSIチップ間での電気的特性が異なる。このよう な場合においては、LSIチップ間での電気的特性の相 違によって、サンプルホールド回路11Bに供給される サンプリングパルス信号SPと、サンプルホールド回路 12Bに供給されるサンプリングパルス信号SPとの遅 延差は、一般的に10ns以上となる。

【0022】ここで、図7の第1および第2の水平ドラ イバ11,12におけるクロック信号CLKに対するサ ンプリングパルス信号SPの遅延量をそれぞれ5mg、 15 nsと仮定する。そして、アナログR, G, B信号 R, G, Bが2. 5 Vのバイアスを有し、周波数15 M H 2 、振幅 5 V p - p の正弦波であると仮定する。

【0023】この場合、図8における第1の水平ドライ パ側のアナログR、G、B信号R、G、Bの最大値のサ ンプリング点Aにおける電位VAは下記(1)式で表わ される値となる。

[0024]

【数1]

【0034】本発明は、このような問題を解消するため になされたものであり、サンプリングパルス信号の遅延 に起因する輝度差の発生およびコントラストの低下を抑 制することを可能とする画素配列表示装置を提供するこ とを目的とする。

[0035]

【課題を解決するための手段】請求項1に記載の本発明 は、画素配列表示装置であって、画素を配列した表示手 段、駆動手段および位相調節手段を備え、駆動手段がパ ルス発生手段およびサンブルホールド手段を含む。

【0036】駆動手段は、映像信号およびクロック信号 を受け、これらの信号に応答して表示手段を駆動する。

【0037】駆動手段に含まれるパルス発生手段は、ク ロック信号に応答して表示手段の所定方向に並ぶ画案の それぞれに対応して映像信号をサンプリングするための サンプリングパルス信号を発生させる。

【0038】駆動手段に含まれるサンプルホールド手段 は、サンプリングパルス信号に応答して、映像信号のサ ンプルホールドを表示手段の前配所定方向に並ぶ画素の それぞれに対応して行ない、そのホールド値を表示手段 20 に供給する。

【0039】位相調節手段は、駆動手段に供給されるク ロック信号の位相を調節する。請求項2に記載の本発明 は、画素配列表示装置であって、画素を配列した表示手 段、複数の駆動手段および複数の位相調節手段を備え、 複数の駆動手段の各々がパルス発生手段およびサンプル ホールド手段を含む。

【0040】複数の駆動手段の各々は、映像信号および クロック信号を受け、これらの信号に応答して表示手段 を駆動する。

【0041】複数の駆動手段の各々に含まれるパルス発 生手段は、クロック信号に応答して表示手段の所定方向 に並ぶ画素のそれぞれに対応して映像信号をサンプリン グするためのサンプリングパルス信号を発生させる。

【0042】複数の駆動手段の各々に含まれるサンプル ホールド手段は、サンプリングパルス信号に応答して、 映像信号のサンプルホールドを表示手段の所定方向に並 ぶ画案のそれぞれに対応して行ない、そのホールド値を 表示手段に供給する。

【0043】複数の位相調節手段は、複数の駆動手段の 40 それぞれに対応して設けられ、各々が、対応する駆動手 段に供給されるクロック信号の位相を調節する。

【0044】請求項3に配載の本発明は、画案配列表示 装置であって、画素を配列した表示手段、複数の駆動手 段および位相調節手段を備え、複数の駆動手段の各々が パルス発生手段およびサンプルホールド手段を含む。

【0045】複数の駆動手段は、カスケード接続されて クロック信号を順次受けるとともに映像信号を受け、各 々が、これらの信号に応答して表示手段を駆動する。

生手段は、クロック信号に応答して、表示手段の所定方 向に並ぶ画案のそれぞれに対応して映像信号をサンプリ ングするためのサンプリングパルス信号を発生させる。

8

【0047】複数の駆動手段の各々に含まれるサンプル ホールド手段は、サンプリングパルス信号に応答して、 映像信号のサンプルホールドを表示手段の所定方向に並 ぶ画素のそれぞれに対応して行ない、そのホールド値を 表示手段に供給する。

【0048】位相調節手段は、位相量が異なる複数の動 作状態を有し、所定のタイミングでその動作状態を切換 ることによりクロック信号の位相の調節量を変更し、こ れにより、複数の駆動手段に供給されるクロック信号の 位相を調節する。

【0049】請求項4に記載の本発明は、画案配列表示 装置であって、請求項3に記載の発明の位相調節手段 が、複数の移相手段および切換手段を含む。

【0050】複数の移相手段は、異なる移相量を有し、 各々が、クロック信号を移相させて出力する。切換手段 は、複数の駆動手段のそれぞれから出力される移相され たクロック信号を選択的に複数の駆動手段に供給し、そ の選択状態を所定のタイミングで切換える。

【0051】請求項5に記載の本発明は、画素配列表示 装置であって、画案を配列した第1の表示手段、画案を 配列した第2の表示手段、画素を配列した第3の表示手 段、第1の駆動手段、第2の駆動手段、第3の駆動手 段、第1の位相調節手段、第2の位相調節手段および第 3の位相調節手段を備え、第1の駆動手段が第1のパル ス発生手段および第1のサンプルホールド手段を含み、 第2の駆動手段が第2のパルス発生手段および第2のサ ンプルホールド手段を含み、第3の駆動手段が第3のパ ルス発生手段および第3のサンブルホールド手段を含

【0052】第1の駆動手段は、第1の映像信号および クロック信号を受け、これらの信号に応答して第1の表 示手段を駆動する。第2の駆動手段は、第2の映像信号 およびクロック信号を受け、これらの信号に応答して第 2の表示手段を駆動する。第3の駆動手段は第3の映像 信号およびクロック信号を受け、これらの信号に応答し て第3の表示手段を駆動する。

【0053】第1の駆動手段に含まれる第1のパルス発 生手段は、クロック信号に応答して第1の表示手段の所 定方向に並ぶ画素のそれぞれに対応して第1の映像信号 をサンプリングするための第1のサンプリングパルス信 号を発生させる。第1の駆動手段に含まれる第1のサン ブルホールド手段は、第1のサンプリングパルス信号に 応答して、第1の映像信号のサンプルホールドを第1の 表示手段の所定方向に並ぶ両素のそれぞれに対応して行 い、そのホールド値を第1の表示手段に供給する。

【0054】第2の駆動手段に含まれる第2のパルス発 【0046】複数の駆動手段の各々に含まれるパルス発 50 生手段は、クロック信号に応答して第2の表示手段の所

30

定方向に並ぶ画素のそれぞれに対応して第2の映像信号をサンプリングするための第2のサンプリングパルス信号を発生させる。第2の駆動手段に含まれる第2のサンプルホールド手段は、第2のサンプリングパルス信号に応答して、第2の映像信号のサンプルホールドを第2の表示手段の所定方向に並ぶ画素のそれぞれに対応して行い、そのホールド値を第2の表示手段に供給する。

【0055】第3の駆動手段に含まれる第3のパルス発生手段は、クロック信号に応答して第3の表示手段の所定方向に並ぶ画素のそれぞれに対応して第3の映像信号 10 をサンプリングするための第3のサンプリングパルス信号を発生させる。第3の駆動手段に含まれる第3のサンプルホールド手段は、第3のサンプリングパルス信号に応答して、第3の映像信号のサンプルホールドを第3の表示手段の所定方向に並ぶ画素のそれぞれに対応して行い、そのホールド債を第3の表示手段に供給する。

【0056】第1の位相調節手段は、第1の駆動手段に供給されるクロック信号の位相を調節する。第2の位相調節手段は、第2の駆動手段に供給されるクロック信号の位相を調節する。第3の位相調節手段は、第3の駆動 20手段に供給されるクロック信号の位相を調節する。

[0057]

【作用】 請求項1 に記載の本発明によれば、駆動手段においてパルス発生手段が、入力されるクロック信号に応答してサンプリングパルス信号を発生させる。そして、サンブルホールド手段がサンプリングパルス信号に応答してサンプリングしたクロック信号を表示手段に供給する。駆動手段に供給されるクロック信号は、位相調節手段により位相が調節される。その位相の調節によって、映像信号におけるサンプリング点を調節することが可能 30 である。

【0058】 請求項2に記載の本発明によれば、各駆動手段に供給されるクロック信号は、対応する位相調節手段によって位相が調節される。そして、各駆動手段においては、パルス発生手段が、位相を調節されたクロック信号に応答して、サンブリングパルス信号を発生させる。そして、サンブルホールド手段がサンブリングパルス信号に応答してサンプリングした映像信号を表示手段に供給する。このようなクロック信号の位相の調節によって、映像信号におけるサンブリング点を調節することが可能である。

【0059】 請求項3に記載の本発明によれば、複数の駆動手段がカスケード接続されているため、各駆動手段は、クロック信号を順次受ける。位相関節手段は、たとえば、サンプルホールドをする駆動手段が切換わる所定のタイミングでその動作状態を切換える。このような動作状態の切換えにより、位相関節手段は、クロック信号の移相量を切換える。このため、各駆動手段に対応してクロック信号の位相が調節される。

【0060】カスケード接続された複数の駆動手段の各 50 段に供給する。

々においては、入力されるクロック信号に応答して、パルス発生手段がサンプリングパルス信号を発生する。そして、サンプルホールド手段がサンプリングパルス信号 に応答してサンプリングした映像信号を表示手段に供給する。

10

【0061】このように、位相調節手段によって、クロック信号の位相が調節されるため、映像信号におけるサンプリング点を駆動手段ごとに調整することが可能である。

【0062】 請求項4に記載の本発明によれば、複数の駆動手段がカスケード接続されているため、各駆動手段は、クロック信号を順次受ける。そのクロック信号は、位相調節手段により位相が調節される。位相調節手段においては、複数の移相手段のそれぞれが、移相がなされたクロック信号を出力する。これらのクロック信号は、移相量が異なるため、位相の調節量が異なる。

【0063】そして、位相調節手段においては、切換手段が、複数の移相手段から出力された移相されたクロック信号を選択的に駆動手段に供給する。その場合の移相されたクロック信号は、たとえば、サンプルホールドを行なう駆動手段が切換わる所定のタイミングで切換えられる。このため、各駆動手段に対応してクロック信号の位相が調節される。

【0064】カスケード接続された複数の駆動手段の各々においては、入力されるクロック信号に応答して、パルス発生手段がサンプリングパルス信号を発生する。そして、サンプルホールド手段がサンプリングパルス信号に応答してサンプリングした映像信号を表示手段に供給する。

30 【0065】このように、位相関節手段によりクロック 信号の位相が調節されるため、映像信号におけるサンプ リング点を駆動手段ごとに調節することが可能である。

【0066】 請求項5に記載の本発明によれば、第1の 駆動手段において第1のパルス発生手段が、入力される クロック信号に応答して第1のサンプリングパルス信号 を発生させる。そして、第1のサンプルホールド手段が 第1のサンプリングパルス信号に応答してサンプリング した第1の映像信号を第1の表示手段に供給する。

【0067】第2の駆動手段において第2のパルス発生 手段が、入力されるクロック信号に応答して第2のサン プリングパルス信号を発生させる。そして、第2のサン プルホールド手段が第2のサンプリングパルス信号に応 答してサンプリングした第2の映像信号を第2の表示手 段に供給する。

【0068】第3の駆動手段において第3のパルス発生 手段が、入力されるクロック信号に応答して第3のサン ブリングパルス信号を発生させる。そして、第3のサン ブルホールド手段が第3のサンプリングパルス信号に応 答してサンプリングした第3の映像信号を第3の表示手 段に供給する。

11

【0069】第1、第2および第3の駆動手段に供給されるクロック信号のそれぞれは、第1、第2および第3の位相調節手段により位相が調節される。その位相の調節によって、第1、第2および第3の映像信号の各々におけるサンプリング点を調節することが可能である。

[0070]

【実施例】次に本発明の実施例を図面に基づいて詳細に 説明する。

【0071】第1実施例

図1は、第1実施例によるフラットディスプレイを構成 10 する回路の要部の概略構成を示すブロック図である。

【0072】図1を参照して、このフラットディスプレイの回路には、チューナ(図示せず)から入力され、映像検波回路(図示せず)を経た復号映像信号VSと、外部入力端子(図示せず)から入力された映像信号としてのアナログR、G、B信号R1、G1、B1および同期信号SY1とが供給される。

【0073】 このフラットディスプレイの回路は、クロマカラー復調回路41、同期分離回路42、タイミング制御回路43、切換スイッチ44、44、44、45、映像処理回路5、可変移相器31、32、水平ドライバ1、垂直ドライバ2および液晶パネル3を含む。

【0074】水平ドライバ1は、第1の水平ドライバ1 1および第2の水平ドライバ12を含む。映像処理回路 5は、ユーザコントロール回路51、7補正回路52、 極性切替回路53およびパッファアンプ54を含む。

【0075】復号映像信号VSは、クロマカラー復調回路41および同期分離回路42に供給される。

【0076】クロマカラー復調回路41は、復号映像信号VSを復調し、アナログR, G, B信号R2, G2, B2を発生させる。このアナログR, G, B信号R2, G2, B2のそれぞれは、色差信号と輝度信号とを合成することによって生成されるものである。アナログR, G, B信号R2, G2, B2のそれぞれは、切換スイッチ44, 44, 44にそれぞれが供給される。

【0077】この切換スイッチ44,44,44には、アナログR,G,B信号R1,G1,B1も供給される。スイッチ44,44,44のそれぞれは、所定の制御信号によって同時に切換わるものである。

【0078】スイッチ44,44,44は、その動作に40 よって、アナログR,G,B信号R1,G1,B1およびR2,G2,B2のいずれか一方の組を、液晶パネル 3に表示させるためのアナログR,G,B信号R,G,Bとしてユーザコントロール回路51に供給する。

【0079】ユーザコントロール回路51は、液晶パネル3に表示される画像のコントラスト、プライトおよびティントのそれぞれを使用者の好みに応じて調整する回路である。このユーザコントロール回路51には、コントラスト制御信号S1、プライト制御信号S2およびティント制御信号S3が供給される。

【0080】ユーザコントロール回路51では、コントラスト制御信号S1、プライト制御信号S2およびピント制御信号S3のそれぞれに応答して、アナログR、G B信号R G Bについて、コントラスト、プライ

12

G、B信号R、G、Bについて、コントラスト、プライトおよびティントの調整処理を行なう。

【0081】その調整処理後のアナログR、G、B信号R、G、Bは、7袖正回路52、極性切替回路53およびパッファアンプ54を経て出力される。その出力信号は、水平ドライバ1の第1および第2の水平ドライバ11、12のそれぞれに供給される。

【0082】アナログR, G, B信号R, G, Bについて、 γ 補正回路 52では γ 補正処理が行なわれる。そして、極性切替回路 53では信号の極性切替処理が行なわれる。そして、バッファアンプ 54ではアナログR, G, B信号R, G, Bが増幅される。

【0083】同期分離回路42は、複合映像信号VSから同期信号SY2を分離し、分離した同期信号SY2を切換スイッチ45へ供給する。この切換スイッチ45には、同期信号SY1も供給される。切換スイッチ45は、スイッチ44に供給される制御信号と同じ制御信号に応答して切換わるものであり、その動作によって、同期信号SY1、SY2の一方を選択的にタイミング制御回路43に供給する。

【0084】これにより、切換スイッチ44においてアナログR、G、B信号R1、G1、B1が選択される場合は切換スイッチ45において同期信号SY1が選択され、逆に、切換スイッチ44においてアナログR、G、B信号R2、G2、B2が選択される場合は切換スイッチ45において同期信号SY2が選択される。

【0085】タイミング発生回路43は、供給された同期信号に基づいて、水平ドライバ1における第1および第2の水平ドライバ11、12と、垂直ドライバ2とを駆動するためのクロック信号を発生させる。そのクロック信号は、垂直ドライバ2に供給され、かつ、可変移相器31を介して第1の水平ドライバ11に供給されるとともに、可変移相器32を介して第2の水平ドライバ12に供給される。

【0086】次に、液晶パネル3の駆動回路について詳細に説明する。図2は、第1実施例による液晶パネルの駆動回路のブロック図である。図2において図7と一致する部分には同一の参照符号を付し、その説明を省略する。

【0087】図2の駆動回路が図7の駆動回路と異なるのは、タイミングジェネレータ11Aに供給されるクロック信号の信号線に可変移相器31が設けられ、タイミングジェネレータ12Aに供給されるクロック信号の信号線に可変移相器32が設けられていることである。

【0088】可変移相器31および32には、たとえば、可変遅延線またはRC移相器が用いられる。動作に 50 おいて、クロック信号CLKは、可変移相器31によっ

て所定量位相が進められ(または所定量位相が遅延さ れ)、クロック信号CLK1としてタイミングジェネレ 一夕11Aに供給される。また、クロック信号CLK は、可変移相器32によって所定量位相が進められ(ま たは所定量位相が遅延され)、クロック信号CLK2と してタイミングジェネレータ12Aに供給される。可変 移相器32は、その移相量が可変移相器31の移相量よ りも大きく設定される。

【0089】図3は、図2の液晶パネルの駆動回路にお ける主要な信号波形を示すタイミングチャートである。 【0090】図3においては、アナログR、G、B信号 R, G, B、サンプリングパルス信号SP、クロック信 号CLK1およびCLK2が示される。

【0091】図3においては、x-x線の左側が第1の 水平ドライバ11についての波形図であり、その右側が 第2の水平ドライパ12についての波形図である。この 図3においても、図8と同様にサンプリングパルス信号 SPを時系列的に合成して示してある。

【0092】ここで、第1の水平ドライバ11における サンプリングパルス信号SPのクロック信号CLK1に 20 同様の効果は、クロック信号CLKの位相を所定量遅延 対する遅延量が5 n s であり、第2の水平ドライバ12 におけるクロック信号CLK2に対するサンプリングパ ルス信号SPの遅延量が15 n s であると仮定する。ま た、アナログR、G、B信号R、G、Bが、2、5Vの パイアスを有する周波数15MHzおよび振幅5Vppの正弦波であると仮定する。

【0093】この仮定条件は、前述した(1)~(4) 式の条件と同じである。したがって、クロック信号CL Kをそのまま第1の水平ドライバ11および第2の水平 ドライバ12に供給する場合は、図8に示されるよう 30 に、サンプリングパルス信号SPの遅延に起因して液晶 パネル3の左右画面の輝度差およびコントラストの低下 が生じることになる。

【0094】図2の回路においては、可変移相器31に よる位相の進み量を5 n s に設定する。すなわち、可変 移相器31における位相の進み量は、第1の水平ドライ パ11におけるサンプリングパルス信号SPの遅延量を なくすような値に設定される。

【0095】また、可変移相器32による移相の進み量 ける位相の進み量は、第2の水平ドライバ12における サンプリングパルス信号SPの遅延量をなくすような値 に設定される。

【0096】このような設定が可変移相器31および3 2においてなされた場合、クロック信号CLKIの位相 は、クロック信号CLKに対して5n進められ、クロッ ク信号CLK2の位相は、クロック信号CLKに対して 15 n s 進められる。

【0097】このため、このようにクロック信号CLK に対して位相が進められたクロック信号CLK1および 50

14 CLK2のそれぞれに基づくサンプリングパルス信号S Pは、それぞれ遅延が解消される。

【0098】したがって、第1の水平ドライバ11にお けるアナログR、G、B信号R、G、Bの最大値のサン プリング点Eの電位は5 Vとなる。そして、その最小値 のサンプリング点Gにおける電位は0 V となる。

【0099】さらに、第2の水平ドライバにおけるアナ ログR、G、B信号R、G、Bの最大値のサンプリング 点下における電位は5 Vとなる。そして、その最小値の 10 サンプリング点Hにおける電位は 0 V となる。

【0100】このように、サンプリング点E、F間の電 位差がなくなるため、液晶パネル3の左右画面間の輝度 差が生じない。さらに、サンプリング点E-G間の電位 差およびサンプリング点F-H間の電位差がともに5V pーpになるため、コントラストが全く損なわれない。

【0 1 0 1】この第1の実施例においては、可変移相器 3 1 によりクロック信号CLKの位相を5 n s だけ進 め、可変移相器32によりクロック信号CLKの位相を 15 n s だけ進める例について説明したが、その場合と させることによっても得られる。

【0 1 0 2】具体的には、前述のような条件下におい て、可変移相器31によりクロック信号CLKの位相を 71. 7 n s だけ遅延させ、可変移相器 3 2 によりクロ ック信号CLKの位相を81.7nsだけ遅延させれば よい。

【0103】第2実施例

次に第2実施例について説明する。第2実施例において は、カスケード接続された水平ドライバを備えたディス プレイ装置において、サンプリングパルスの遅延による 輝度差の発生およびコントラストの低下のそれぞれを解 消する例について説明する。

【0104】図4は、第2実施例による液晶パネルの駆 動回路のプロック図である。図4の回路が図2のものと 異なるのは、水平ドライパ11と水平ドライバ12とが カスケード接続されていることおよび可変移相器31, 32の代わりに1つの可変移相器30が設けられている ことである。

【0105】水平ドライバ11および12においては、 を 1.5 n s に設定する。すなわち、可変移相器 3.2 にお 40 タイミングジェネレータ 1.1 A とタイミングジェネレー タ12Aとがカスケード接続される。クロック信号は、 まずタイミングジェネレータ!1Aに供給され、そし て、タイミングジェネレータ11Aを経てタイミングジ エネレータ12Aに供給される。

【0106】したがって、タイミングジェネレータ11 Aおよび12Bは、1つの経路から供給されるクロック 信号に応答して動作する。これらのタイミングジェネレ ータ11および12の基本的な動作は、図2に示された ものと同じである。

【0107】可変移相器30には、たとえば、移相量を

変更することが可能な可変遅延線またはRC移相器が用 いられる。この可変移相器30は、動作において、第1 の移相量を有する第1の動作状態と、第2の移相量を有 する第2の動作状態とを選択的に形成する。

【0108】この場合の第1の移相量は、図2の可変移 相器31に設定される移相量と同じである。この場合の 第2の移相量は、図2の可変移相器32に設定される移 相量と同じである。

【0109】可変移相器30は、切換信号φ1を受け、 その切換信号の1に応答して動作状態を切換える。制御 10 信号も1は、サンプルホールドを行なう対象の水平ドラ イバが、水平ドライバ11から水平ドライバ12に移行 するタイミングに同期して信号の状態が変化する。

【0110】このような切換信号φ1の信号状態の変化 に応答して、可変移相器30は、動作状態を第1の動作 状態から第2の動作状態に切換える。これにより、可変 移相器30においては、移相量の設定が第1の移相量か ら第2の移相量に切換わる。

【0111】次に、図4の液晶パネル駆動回路の動作に ついて説明する。可変移相器30は、クロック信号CL 20 Kの位相を調節し、そのクロック信号を水平ドライバ1 1に供給する。水平ドライバ11に供給されたクロック 信号は、水平ドライバ11から水平ドライバ12に供給 される。これにより、水平ドライバ11が先にサンプル ホールドを開始し、その後、水平ドライバ12がサンプ ルホールドを開始する。

【0112】水平ドライバ11がサンプルホールドをし ている時点では、可変移相器30に設定された第1の移 相量だけ、クロック信号CLKの移相が行なわれる。そ して、水平ドライバ12がサンプルホールドを開始する 30 時点で、可変移相器30の移相量の設定が第1の移相量 から第2の移相量に切換わる。

【0113】このため、水平ドライバ11は、第1の移 相量だけ移相が行なわれたクロック信号に基づいてサン ブルホールドを行ない、水平ドライバ12は、第2の移 相量だけ移相が行なわれたクロック信号に基づいてサン プルホールドを行なう。

【0114】したがって、この第2実施例による液晶パ ネル駅動回路においては、第1実施例に示される液晶パ ネル駆動回路と同様の効果が得られる。このため、この 40 第2 実施例によれば、カスケード接続された水平ドライ パを備えたディスプレイ装置において、サンプリングパ ルスの遅延による輝度差の発生およびコントラストの低 下を防ぐことができる。

【0115】第3实施例

次に、第3実施例について説明する。この第3実施例に おいては、カスケード接続された水平ドライバを備えた ディスプレイ装置において、水平ドライバに供給するク ロック信号の位相を調節する部分のその他の例について 説明する。図5は、第3実施例による液晶パネル駆動回 50 動回路のブロック図である。図6を参照して、水平ドラ

路のブロック図である。図5の液晶パネル駆動回路が図 4のものと異なるのは、位相調節回路300の部分であ る。この位相調節回路300は、図4の可変移相器30 と同じ働きをするものであり、可変移相器31、32お よび切換スイッチ33を含む。

16

【0116】可変移相器31および32のそれぞれは、 図2に示されたものと同様のものである。したがって、 可変移相器31には、第1の移相量が設定されており、 可変移相器32には第2の移相量が設定されている。可 変移相器31は、クロック信号CLKを第1の移相量だ け移相し、その移相が行なわれたクロック信号CLK1 を切換スイッチ33に供給する。可変移相器32は、ク ロック信号CLKを第2の移相量だけ移相し、その移相 が行なわれたクロック信号CLK2を切換スイッチ33 に供給する。

【0117】切換スイッチ33は、クロック信号CLK 1およびCLK2の他に制御信号φ1を受ける。この制 御信号 φ 1 は、図 4 に示されるものと同じものである。 切換スイッチ33は、制御信号φ1に応答して、クロッ ク信号CLK1およびCLK2を選択的にタイミングジ エネレータ11Aに供給する。

【0118】次に、図5の液晶パネル駆動回路の動作に ついて説明する。水平ドライバ11がサンプルホールド している時点では、切換スイッチ33は、クロック信号 CLK1を選択し、その信号をタイミングジェネレータ 11Aに供給する。そして、水平ドライバ12がサンプ ルホールドを開始する時点で、切換スイッチ33は、制 御信号φ1の変化に応答して、クロック信号CLK2を 選択し、その信号をタイミングジェネレータ11Aに供 給する。

【0119】これにより、水平ドライバ11は、第1の 移相量だけ移相が行なわれたクロック信号CLK1に基 づいてサンプルホールドを行ない、水平ドライバ12 は、第2の移相量だけ移相が行なわれたクロック信号C LK2に基づいてサンプルホールドを行なう。

【0120】このため、第3実施例による液晶パネル駅 動回路においては、第2実施例による液晶パネル駆動回 路と同様の効果が得られる。

[0121] 第4 実施例

次に第4実施例について説明する。この第4実施例にお いては、第2実施例で用いた可変移相器30を、3枚の 液晶パネルを用いたディスプレイ装置(以下、3枚式の 被晶パネルディスプレイと呼ぶ)に適用した例を示す。

【0122】このような3枚式の液晶パネルディスプレ イの代表例としては、たとえば、液晶プロジェクタが挙 げられる。この液晶プロジェクタでは、R, G, Bの各 色信号ごとに液晶パネルに画像を形成し、それらを合成 した画像をスクリーンに投影する。

【0123】図6は、第1実施例による液晶パネルの駆

イパ110R、120R、垂直ドライバ2Rおよび液晶 パネル3Rは、R信号用のものである。それらの構成 は、図4に示されるものと同じである。水平ドライバ1 10Rにクロック信号CLKが伝送される信号線には可 変移相器30Rが設けられる。これにより、可変移相器 30 Rによって移相されたクロック信号が水平ドライバ 110Rに供給される。アナログR信号Rは、水平ドラ イパ110R, 120Rのそれぞれに供給される。

【0124】水平ドライバ110G、120G、垂直ド ライパ 2 Gおよび液晶パネル 3 Gは、G信号用のもので 10 ある。それらの構成は、図4に示されるものと同じであ る。水平ドライバ110Gにクロック信号CLKが伝送 される信号線には可変移相器30Gが設けられる。これ により、可変移相器30Gによって移相されたクロック 信号が水平ドライバ110Gに供給される。アナログG 信号Gは、水平ドライバ110G、120Gのそれぞれ に供給される。

【0125】水平ドライバ110B, 120B、垂直ド ライパ2Bおよび液晶パネル3Bは、B信号用のもので ある。それらの構成は、図4に示されるものと同じであ 20 る。水平ドライバ110Bにクロック信号CLKが伝送 される信号線には可変移相器30Bが設けられる。これ により、可変移相器30Bによって移相されたクロック 信号が水平ドライバ110Bに供給される。アナログB 信号Bは、水平ドライバ110B,120Bのそれぞれ に供給される。

【0126】可変移相器30R, 30G, 30Bの各々 は、図4に示された可変移相器30と同様のものであ り、それぞれは、共通の制御信号φ1に基づいて制御さ れる。この3板式の液晶パネルディスプレイにおいて 30 は、アナログR, G, B信号R, G, Bのそれぞれに対 応する画像が、液晶パネル3R、3G、3Bに色別に表 示される。

【0127】このような3板式の液晶パネルディスプレ イにおいても、可変移相器30R,30G,30Bのそ れぞれの働きにより、水平ドライバ110R、110G および110Bのそれぞれに供給されるクロック信号が 遅延される。このため、第1~第3実施例による駆動回 路と同様に、サンプリングパルス信号SPの遅延に起因 する左右画面間の輝度差の発生およびコントラストの低 40 下が抑制される。

【0128】さらに、この3板式の液晶パネルディスプ レイにおいては、可変移相器30R、30G、30Bの それぞれの働きにより、サンプリングパルス信号SPの 遅延に起因する白パランスの変化が抑制される。

【0129】なお、以上の実施例においては、水平ドラ イパが複数設けられた例について説明したが、これに限 らず、水平ドライバが1つである場合においても、アナ ログR、G、B信号を遅延させることにより、液晶パネ の低下を適正に抑制することができる。

【0130】また、以上の実施例においては、液晶パネ ルディスプレイについて説明したが、この発明は、液晶 パネルディスプレイに限らず、ブラズマディスプレイ装 置等のフラットディスプレイについても適用することが 可能である。

18

[0131]

【発明の効果】請求項1に記載の本発明によれば、駆動 手段に供給されるクロック信号の位相が位相調節手段に より調節される。これにより、サンブルホールド手段の サンプリングパルス信号に基づく映像信号のサンプリン グ点が全体的に調節できる。 したがって、各画素に対応 するサンプリング点を映像信号のピーク値に近い部分に 設定できる。このために、サンプリングパルス信号の遅 延に起因する輝度差の発生およびコントラストの低下を 抑制することができる。

【0132】請求項2に記載の本発明によれば、複数の 駆動手段のそれぞれに供給されるクロック信号の位相 が、対応する位相調節手段により調節される。これによ り、駆動手段ごとにサンプルホールド手段のサンプリン グパルス信号に基づく映像信号のサンプリング点が調節

【0133】したがって、駆動手段ごとに、各画案に対 応するサンプリング点を映像信号のピーク値に設定でき る。このために、サンプリングパルス信号の遅延に起因 する輝度差の発生およびコントラストの低下を抑制する ことができる。

【0134】請求項3に記載の本発明によれば、位相調 節手段において、たとえば、サンブルホールドをする駅 動手段が切換わる所定のタイミングで、動作状態が切換 えられる。このため、移相量が異なるクロック信号が、 カスケード接続された駆動手段に供給される。このた め、駆動手段ごとに、供給されるクロック信号の位相が 調節される。

【0135】これにより、駆動手段ごとに、サンブルホ ールド手段のサンプリングパルス信号に基づく映像信号 のサンプリング点が調節できる。したがって、駆動手段 ごとに、各画素に対応するサンプリング点を映像信号の ピーク値に設定できる。このために、サンプリングパル ス信号の遅延に起因する輝度差の発生およびコントラス トの低下を抑制することができる。

【0136】 請求項4に記載の本発明によれば、位相調 節手段において、複数の移相手段により移相された、移 相が異なる複数のクロック信号が、選択的に駆動手段に 供給される。その選択の切換えは、たとえば、サンプル ホールドをする駆動手段が切換わる所定のタイミングで 行なわれる。

【0137】このため、移相量が異なるクロック信号 が、カスケード接続された駆動手段に供給される。これ ルにおける左右画面の輝度梵の発生およびコントラスト 50 により、駆動手段ごとに、サンプルホールド手段のサン

-402-

プリングパルス信号に基づく映像信号のサンプリング点が調節できる。したがって、駅動手段ごとに、各画案に対応するサンプリング点を映像信号のピーク値に設定できる。このために、サンプリングパルス信号の遅延に起因する輝度差の発生およびコントラストの低下を抑制することができる。

【0138】 請求項5に記載の本発明によれば、第1、第2および第3の駆動手段に供給されるクロック信号のそれぞれの位相が第1、第2および第3の位相調節手段により調節される。これにより、各駆動手段において、10サンプルホールド手段のサンブリングバルス信号に基づく映像信号のサンブリング点が全体的に調節できる。したがって、第1、第2および第3の表示手段の各々における各画案に対応するサンブリング点を映像信号のピーク値に近い部分に設定できる。

【0139】このために、サンプリングパルス信号の遅延に起因する輝度差の発生およびコントラストの低下を各表示手段ごとに抑制することができる。さらに、第1、第2および第3の表示手段の映像を合成した場合の白パランスの変化を抑制することができる。

【図面の簡単な説明】

【図1】第1実施例によるフラットディスプレイを構成する回路の要部の扱略構成を示すプロック図である。

【図2】第1実施例による液晶パネルの駆動回路のプロ

ック凶である。

【図3】図2の液晶パネルの駅動回路における主要な信号波形を示すタイミングチャートである。

20

【図4】第2実施例による液晶パネルの駆動回路のブロック図である。

【図5】第3実施例による液晶パネルの駆動回路のプロック図である。

【図6】第4実施例による液晶パネルの駆動回路のブロック図である。

7 【図7】従来の液晶パネルの駆動回路のプロック図である。

【図8】図7の液晶パネルの駆動回路における主要な信号波形を示すタイミングチャートである。

【符号の説明】

1, 11, 12, 110R, 120R, 110G, 12 0G, 110B, 120B 水平ドライバ

3, 3R, 3G, 3B 液晶パネル

30, 31, 32, 30R, 30G, 30B 可変移相 器

20 11A、12A タイミングジェネレータ


11B, 12B サンプルホールド回路

33 切換スイッチ

71, 72, 73 D/A変換回路

300 移相調節回路


[図1]




(12)

特開平7-325551


[図2]




[図3]




[図4]









(14)

特開平7-325551

[図7]

